박막 트랜지스터

Title
박막 트랜지스터
Authors
이상렬장성필
Issue Date
2008-09-09
Publisher
한국과학기술연구원
Abstract
본 발명은 전자이동도를 향상시킴과 함께 트랩에 의한 이력 현상의 발생을 최소화할 수 있는 박막 트랜지스터에 관한 것으로서, 본 발명에 따른 박막 트랜지스터는 채널층 및 게이트절연막을 포함하는 박막 트랜지스터에 있어서, 상기 채널층은 산화물 반도체로 구성되며, 상기 게이트절연막은 하나 이상의 제 1 유전막 및 제 2 유전막을 포함하고, 상기 제 1 유전막의 유전율은 상기 제 2 유전막의 유전율과 상이한 것을 특징으로 한다.
URI
Go to Link
Appears in Collections:
KIST Patent > 2008
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE