실리콘반도체소자의텅스텐/텅스텐질화박막금속배선형성방법

Title
실리콘반도체소자의텅스텐/텅스텐질화박막금속배선형성방법
Issue Date
1992-05-16
Publisher
한국과학기술연구원
Abstract
본 발명은 초고집적 반도체소자의 금속배선에 관한 것으로 텅스텐 금속배선을 위한 텅스텐박막의 도포전에 저저항의 텅스텐질화박막을 베리어메탈로 형성하여 텅스텐/텅스텐질화박막의 이중구조 금속배선을 형성하는 방법에 관한 것이다. 본 발명은 실리콘기판상에 저압화학 또는 플라즈마 화학증착법을 이용하여 텅스텐질화박막을 형성한 다음 다시 동일한 증착법을 이용하여 텅스텐박막을 증착시켜 이중구조의 금속배선을 형성한 후 600℃ 이상의 온도에서 열처리하는 공정으로 이루어진다. 이같은 본 발명은 실리콘과 텅스텐 사이에 존재하는 텅스텐질화박막에 의해 열처리시 실리콘과 텅스텐간의 상호반응이 억제되어 내부결함 및 전기적특성 열화요인으로 작용하는 텅스텐실리 사이드의 발생이 방지되며 또한 열처리를 통해 전기적저항의 감소가 이루어져서 반도체소자의 특성향상을 가져올 수 있는 효과가 있다.
URI
Go to Link
Appears in Collections:
KIST Patent > ETC
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE