파이프라인캐리저장형분할분산연산처리장치

Title
파이프라인캐리저장형분할분산연산처리장치
Issue Date
1993-09-10
Publisher
한국과학기술연구원
Abstract
본 발명은 영상 데이타등의 연산처리 수행에 필수적인 벡터내적형 연산을 보다 효율적으로 처리할 수 있게 한 캐리저장형 분할 분산처리장치에 관한 것이다. 캐리저장형 분할분산 처리기는 입력되는 비트수의 증가에 따른 룩업테이블의 크기를 감소시키기 위해 사용되는 기존의 분할 분산연산 처리장치에 나타나는 병렬가산기 및 병렬누적기를 2개의 캐리저장 누적기와 간단한 비트순차 가산기를 사용하여 하드웨어의 규칙성과 캐리지연으로 인하여 연산속도에 한계를 탈피하여 고성능의 VLSI지향적 분산연산 처리가 가능하다. 이러한 기본 특성을 바탕으로 비트순차 가산기의 처리시간을 감소시키기 위하여 파이프라인 캐리저장형 분할 분산연산처리기를 제안하여 입력데이타의 연속적인 입력을 가능케 하는 구조를 제안하였다. 또한 n싸이클이 필요로 하는 분산연산을 다중 입출력 캐리저장형 분할 분산연산 처리기를 제안하여 n/2사이클에 처리 가능토록 하였다. 본 발명은 HDTV등 초고속신호처리 VLSI기술을 사용하여 실현하는 경우 효율적으로 사용될 수 있다.
URI
Go to Link
Appears in Collections:
KIST Patent > ETC
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE