전계방출표시소자및그제조방법

Title
전계방출표시소자및그제조방법
Issue Date
1995-05-23
Publisher
한국과학기술연구원
Abstract
본 발명은 전계방출표시소자(field emission display:FED) 및 그 제조 방법에 관한 것으로, 반도체 기판 내에 오목한 홈을 형성하고, 상기 홈 밑면에 에미터를 형성한 뒤, 발광층이 형성되어 있는 유리기판과 접합시켜 소자제조를 완료하므로써, 별도의 스페이서(spacer) 없이도 소자의 양극-음극간 거리 및 픽셀(pixel)의 면적이나 피치(pitch)등을 서브-마이크론(sub-micron) 수준의 정밀도를 가지도록 조절할 수 있고, 또한 픽셀이 물리적으로 격리되어서 전기-광학적인 크로스-토크(cross-talking) 현상을 방지할 수 있으며, 두 기판이 접합에 의해 연결되므로 실장이 간단할 뿐만 아니라 물리적인 내구성이 강한 장점을 가진다.
URI
Go to Link
Appears in Collections:
KIST Patent > ETC
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE