이중 전하 공급층 구조를 이용한 스핀 트랜지스터

Title
이중 전하 공급층 구조를 이용한 스핀 트랜지스터
Issue Date
2010-05-18
Publisher
한국과학기술연구원
Abstract
본 발명의 실시예에 따른 스핀 트랜지스터는, 상부 클래딩층과 하부 클래딩층 및 상기 상부 클래딩층과 상기 하부 클래딩층 사이에 배치된 채널층을 갖는 반도체 기판; 상기 반도체 기판 상에 형성되어 상기 채널층의 길이방향으로 서로 이격 배치된 강자성체 소스 및 드레인; 및 상기 소스와 드레인 사이에서 상기 반도체 기판 위에 형성되어, 상기 채널층을 통과하는 전자의 스핀을 제어하도록 게이트 전압이 인가되는 게이트 전극을 포함하고, 상기 반도체 기판은, 상기 하부 클래딩층 아래에 배치되어 상기 채널층에 캐리어(carrier)를 공급하는 제1 도전형의 제1 전하 공급층; 및 상기 상부 클래딩층 상에 배치되어 상기 채널층에 캐리어를 공급하고 상기 제1 도전형과 반대인 제2 도전형으로 된 제2 전하 공급층을 포함한다.
URI
Go to Link
Appears in Collections:
KIST Patent > 2010
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE